2023-05-27 / 最終更新日時 : 2023-05-26 admin RISC-V RISC-V Bit-Manipulation ISA-extensions この記事では、2021年11月にRatifiedされた「RISC-V Bit-Manipulation ISA-extensions」に基づいて、RISC-VのBit-Manipulation拡張の概要を紹介しています。
2023-04-22 / 最終更新日時 : 2023-04-21 admin Simulator GEMM based on the RISC-V Vector Extension (Part 3) Luffcaでは、RISC-Vベクトル拡張に基づくGEMM互換の浮動小数点行列積カーネルを作成し、AraのRTLシミュレータを用いて性能を評価しました。
2023-03-25 / 最終更新日時 : 2023-03-24 admin Simulator GEMM based on the RISC-V Vector Extension (Part 2) Luffcaでは、RISC-Vベクトル拡張に基づく行列積カーネルの転置行列対応のために、AraのRTLシミュレータを用いてベクトル ロード/ストア性能を評価しました。
2023-03-11 / 最終更新日時 : 2023-03-11 admin Simulator Vortex: OpenCL Compatible RISC-V Based GPGPU (Part 2) この記事では、RISC-VベースのオープンソースGPGPUであるVortexのOpenCL対応について紹介します。
2023-02-25 / 最終更新日時 : 2023-03-11 admin Simulator GEMM based on the RISC-V Vector Extension (Part 1) Luffcaでは、RISC-Vベクトル拡張に基づく倍精度、単精度及び半精度浮動小数点行列積カーネルを作成し、AraのRTLシミュレータを用いて性能を評価しました。
2023-02-11 / 最終更新日時 : 2023-03-11 admin FPGA OpenBLAS on 32-bit RISC-V Multi-Core Luffcaでは、OpenBLASを32-bit RISC-Vに対応させ、FPGAボードに8コアの32-bit RISC-V SoCを実装して、GEMMの性能を評価しました。
2023-01-28 / 最終更新日時 : 2023-01-27 admin FPGA TFLite Micro on RISC-V Out-of-Order Core with Custom Instructions Luffcaでは、RISC-V Out-of-Order CoreのNaxRiscvにカスタム命令としてSIMD命令を追加し、GoogleのTensorFlow Lite for Microcontrollersの推論を高速化しました。
2023-01-14 / 最終更新日時 : 2023-03-11 admin Simulator Vortex: OpenCL Compatible RISC-V Based GPGPU (Part 1) この記事では、RISC-VベースのオープンソースGPGPUであるVortexの全体像と、Vortexシミュレータを用いてOpenCLプログラムを実行する方法を紹介します。
2022-12-24 / 最終更新日時 : 2023-01-25 admin FPGA Matrix Multiplication on FPGA with the RISC-V Vector Extension Luffcaでは、RISC-Vベクトル拡張（Vector Extention）のVicunaをFPGAボードに実装し、行列積カーネルの性能を評価しました。
2022-12-10 / 最終更新日時 : 2023-01-25 admin FPGA OpenMP on FPGA with RISC-V Multi-Core Processor Luffcaでは、RISC-VマルチコアプロセッサをFPGAボードに実装し、OpenMPを用いた行列積カーネルの性能を評価しました。
