2023-01-28 / 最終更新日時 : 2023-01-27 admin FPGA TFLite Micro on RISC-V Out-of-Order Core with Custom Instructions Luffcaでは、RISC-V Out-of-Order CoreのNaxRiscvにカスタム命令としてSIMD命令を追加し、GoogleのTensorFlow Lite for Microcontrollersの推論を高速化しました。
2022-11-19 / 最終更新日時 : 2022-12-10 admin FPGA TensorFlow Lite for Microcontrollers on RISC-V Out-of-Order Core Luffcaでは、RISC-V Out-of-Order CoreのNaxRiscvを実装したFPGAボード上で、GoogleのTensorFlow Lite for Microcontrollersを実行することに成功しました。
2022-11-05 / 最終更新日時 : 2022-11-04 admin FPGA Applying the Tiny Matrix Extension to ML Inference Luffcaでは、省リソースで行列積演算を高速化するRISC-Vプロセッサを用いて、ML（Machine Learning）モデルの推論を高速化しました。
2022-07-02 / 最終更新日時 : 2022-07-03 admin FPGA Building an ML Processor using CFU Playground (Part 3) Luffcaでは、RISC-Vのカスタム命令を活用してMobileNetV2の推論を5.5倍高速化するML（Machine Learning）プロセッサを作成しました。
2022-05-07 / 最終更新日時 : 2022-08-21 admin FPGA Building an ML Processor using CFU Playground (Part 2) Luffcaでは、RISC-Vのカスタム命令を活用してKeyword Spottingモデルの推論を8.9倍高速化するML（Machine Learning）プロセッサを作成しました。
2022-03-05 / 最終更新日時 : 2022-08-21 admin FPGA Building an ML Processor using CFU Playground (Part 1) Luffcaでは、RISC-Vのカスタム命令を活用してPerson Detection int8モデルの推論を5.6倍高速化するML（Machine Learning）プロセッサを作成しました。
